| cyqdesign |
2023-08-31 15:36 |
中科院微電子所在28nm RRAM存內(nèi)計算電路研究中獲進(jìn)展
物聯(lián)網(wǎng)與人工智能技術(shù)的發(fā)展對邊緣節(jié)點(diǎn)計算平臺的實(shí)時數(shù)據(jù)處理能力與能效提出了更高要求。基于新型存儲器的非易失存內(nèi)計算技術(shù)可實(shí)現(xiàn)數(shù)據(jù)的原位存儲與計算，將數(shù)據(jù)搬運(yùn)帶來的功耗與延遲開銷最小化，從而提升邊緣設(shè)備的數(shù)據(jù)處理能力與效能比。然而，由于基礎(chǔ)單元特性的非理想因素和陣列中的寄生效應(yīng)以及模數(shù)轉(zhuǎn)換電路的硬件開銷，非易失存內(nèi)計算面臨著計算性能與能效方面的限制。中國科學(xué)院院士、微電子研究所研究員劉明團(tuán)隊(duì)采用跨層次協(xié)同設(shè)計的方法，提出了高并行與高效能比的新型RRAM存內(nèi)計算結(jié)構(gòu)。 ?o9g5Z
qzqv-{. h
在器件層面，該研究提出了帶權(quán)重二晶體管一憶阻器（WH-2T1R）的存算陣列結(jié)構(gòu)。相較于1T1R結(jié)構(gòu)，WH-2T1R結(jié)構(gòu)使用core晶體管構(gòu)成解耦的存算數(shù)據(jù)通路以減小寄生效應(yīng)對計算電流的影響，只額外造成30.3%的面積開銷。計算單元利用第二晶體管亞閾值區(qū)放大特性提高了計算13.5倍開關(guān)比的同時降低了88%的低阻態(tài)計算電流，從而實(shí)現(xiàn)了63.4%的乘加操作功耗降低。得益于計算開關(guān)比的提升，該RRAM存內(nèi)計算結(jié)構(gòu)可支持更高的輸入并行度和多比特乘加操作。
Ol24A^
iB
| |