前言：隨著半導體新興技術的發(fā)展，微電子成為越來越多人青睞的專業(yè)之一。微電子學是一門綜合性很強的邊緣學科，其中包括了半導體器件物理、集成電路工藝和集成電路及系統(tǒng)的設計、測試等多方面的內容;設計了固體物理學、量子力學、熱力學與統(tǒng)計物理學、材料科學、電子線路、信號處理、計算機輔助設計、測試和加工、圖論、化學等多個領域。下面我就從如下幾個方面來談談微電子的一些基本情況。
　　微電子學(Microelectronics)是電子學的一門分支學科，主要是研究電子或離子在固體材料中的運動規(guī)律及其應用，并利用它實現信號處理功能的學科。它以實現電路和系統(tǒng)的集成為目的的微電子學又是信息領域的重要基礎學科，在這一領域上，微電子學是研究并實現信息獲取、傳輸、存儲、處理和輸出的科學，是研究信息獲取的科學，構成了信息科學的基石，其發(fā)展書評直接影響著整個信息技術的發(fā)展。微電子科學技術的發(fā)展水平和產業(yè)規(guī)模是一個國家經濟實力的重要標志。
　　微電子技術是在電子電路和系統(tǒng)的超小型化和微型化過程中逐漸形成和發(fā)展起來的，第二次大戰(zhàn)中、后期，由于軍事需要對電子設備提出了不少具有根本意義的設想，并研究出一些有用的技術。1947年晶體管的發(fā)明，后來又結合印刷電路組裝使電子電路在小型化的方面前進了一大步。到1958年前后已研究成功以這種組件為基礎的混合組件。集成電路的主要工藝技術，是在50年代后半期硅平面晶體管技術和更早的金屬真空涂膜學技術基礎上發(fā)展起來的。19614年出現了磁雙極型集成電路產品。1962年生產出晶體管——晶體管理邏輯電路和發(fā)射極藉合邏輯電路。MOS集成電路出現。由于MOS電路在高度集成方面的優(yōu)點和集成電路對電子技術的影響，集成電路發(fā)展越來越快。70年代，微電子技術進入了以大規(guī)模集成電路為中心的新階段。隨著集成密度日益提高，集成電路正向集成系統(tǒng)發(fā)展，電路的設計也日益復雜、費時和昂貴。實際上如果沒有計算機的輔助，較復雜的大規(guī)模集成電路的設計是不可能的。70年代以來，集成電路利用計算機的設計有很大的進展。制版的計算機輔助設計、器件模擬、電路模擬、邏輯模擬、布局布線的計算輔助設計等程序，都先后研究成功，并發(fā)展成為包括校核、優(yōu)化等算法在內的混合計算機輔助設計，乃至整套設備的計算機輔助設計系統(tǒng)。集成電路制造的計算機管理，也已開始實現。此外，與大規(guī)模集成和超大規(guī)模集成的高速發(fā)展相適應，有關的器件材料科學和技術、測試科學和計算機輔助測試、封裝技術和超凈室技術等都有重大的進展。 電子技術發(fā)展很快，在工藝技術上，微細加工技術，如電子束、離子束、X射線等復印技術和干法刻蝕技術日益完善，使生產上在到亞微米以至更高的光刻水平，集成電路的集成棄將超大型越每片106—107個元件，以至達到全圖片上集成一個復雜的微電子系統(tǒng)。高質量的超薄氧化層、新的離子注入退火技術、高電導高熔點金屬以其硅化物金屬化和淺歐姆結等一系列工藝技術正獲得進一步的發(fā)展。在微電子技術的設計和測試技術方面，隨著集成度和集成系統(tǒng)復雜性的提高，冗余技術、容錯技術，將在設計技術中得到廣泛應用。
　　微電子學中實現的電路和系統(tǒng)又成為集成電路和集成系統(tǒng)，是微小化的;在微電子學中的空間尺寸通常是以微米(μm，1μm=10 & #8722; 6m)和納米(nm，1nm=10 & #8722; 9m)為單位的。是研究在固體(主要是半導體)材料上構成的微小型化電路、電路及系統(tǒng)的電子學分支。作為電子學的分支學科，它主要研究電子或例子在固體材料中的運動規(guī)律及其應用，并利用它實現信號處理功能的科學，以實現電路的系統(tǒng)和集成為目的，實用性強。
　　集成電路設計的流程一般先要進行軟硬件劃分，將設計基本分為兩部分：芯片硬件設計和軟件協(xié)同設計。芯片硬件設計包括：
　　1.功能設計階段。
　　設計人員產品的應用場合，設定一些諸如功能、操作速度、接口規(guī)格、環(huán) 境溫度及消耗功率等規(guī)格，以做為將來電路設計時的依據。更可進一步規(guī)劃軟 件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內，哪些功能可以設 計在電路板上。
　　2.設計描述和行為級驗證
　　供能設計完成后，可以依據功能將SOC 劃分為若干功能模塊，并決定實現這些功能將要使用的IP 核。此階段將接影響了SOC 內部的架構及各模塊間互動的訊號，及未來產品的可靠性。決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實現各模塊的設計。接著，利用VHDL 或Verilog 的電路仿真器，對設計進行功能驗證(function simulation，或行為驗證 behavioral simulation)。
　　注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得精確的結果。
　　3.邏輯綜合
　　確定設計描述正確后，可以使用邏輯綜合工具(synthesizer)進行綜合。綜合過程中，需要選擇適當的邏輯器件庫(logic cell library)，作為合成邏輯電路時的參考依據。硬件語言設計描述文件的編寫風格是決定綜合工具執(zhí)行效率的一個重要因素。事實上，綜合工具支持的HDL 語法均是有限的，一些過于抽象的語法只適于作為系統(tǒng)評估時的仿真模型，而不能被綜合工具接受。邏輯綜合得到門級網表。
　　4.門級驗證(Gate-Level Netlist Verification)
　　門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。
　　注意，此階段仿真需要考慮門電路的延遲。
　　5.布局和布線
　　布局指將設計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線則指完成各模塊之間互連的連線。注意，各模塊之間的連線通常比較長，因此，產生的延遲會嚴重影響SOC的性能，尤其在0.25 微米制程以上，這種現象更為顯著。目前，這一個行業(yè)仍然是中國的空缺，開設集成電路設計與集成系統(tǒng)專業(yè)的大學還比較少，其中師資較好的學校有 上海交通大學，哈爾濱工業(yè)大學，東南大學，西安電子科技大學，電子科技大學，哈爾濱理工大學,復旦大學，華東師范大學等。這個領域已經逐漸飽和，越來越有趨勢走上當年軟件行業(yè)的道路。
　　微機電系統(tǒng)(Micro Electro-Me-chanical Systems，MEMS)是指可批量制作的，集微型機構、微型傳感器、微型執(zhí)行器以及信號處理和控制電路、直至接口、通信和電源等于一體的微型器件或系統(tǒng)。MEMS是隨著半導體集成電路微細加工技術和超精密機械加工技術的發(fā)展而發(fā)展起來的。