白光3D輪廓測(cè)量?jī)x適配芯片制造生產(chǎn)線,助力半導(dǎo)體行業(yè)發(fā)展
近年來,面對(duì)持續(xù)高漲的芯片需求,半導(dǎo)體行業(yè)生產(chǎn)迎來了高難度挑戰(zhàn)——對(duì)芯片工藝要求更精細(xì),從5nm到3nm,甚至是2nm。“先進(jìn)封裝”的提出,是對(duì)技術(shù)的新要求,也是對(duì)封裝工藝中材料和設(shè)備的全新考驗(yàn)。 芯片身上布控著幾千萬根晶體管,而晶體管越小,可放置的晶體管越多,性能也將越高。芯片的進(jìn)化就是晶體管變小的過程。晶體管密度更大、占用空間更少、性能更高、功率更低,但挑戰(zhàn)也越來越難以克服。小尺寸下,芯片物理瓶頸越來越難以克服。尤其在近幾年,先進(jìn)節(jié)點(diǎn)走向10nm、7nm、5nm......白光3D輪廓測(cè)量?jī)x適配芯片制造生產(chǎn)線,致力于滿足時(shí)下半導(dǎo)體封裝中晶圓減薄厚度、晶圓粗糙度、激光切割后槽深槽寬的測(cè)量需求,助力半導(dǎo)體行業(yè)發(fā)展。 |




